Estimação de frequência usando sensores de erro com atrasos adaptativos

Frequency estimation by using error sensors with adaptive delays

CONTROLE NÃO-LINEAR

Estimação de frequência usando sensores de erro com atrasos adaptativos

Frequency estimation by using error sensors with adaptive delays

Diego Paolo Ferruzzo Correa^I; Átila Madureira Bueno^II; José Roberto Castilho Piqueira^I

^IEscola Politécnica da Universidade de São Paulo, Avenida Prof. Luciano Gualberto, travessa 3, n. 158, 05508-900, São Paulo, SP, Brasil. Phone: [phone]. [e-mail], [e-mail]

^IIUniversidade Estadual Paulista -UNESP, Departamento de Estatística, Matemática Aplicada e Computação. Rio Claro -SP. [e-mail]

RESUMO

Neste trabalho é proposta uma solução para a melhoria no desempenho dos Early Error Sensing (EES) Adaptive Time Delay Tanlock Loops (ATDTL) de 1ª ordem apresentados em (Al-Zaabi et al., 2005), quanto a estimação de frequência e tempo de captura. Os EES-ATDTL são Phase-Locked Loops (PLL) digitais utilizados para implementações em hardware, devido à simplicidade da sua estrutura. Teoremas de ponto fixo são usados para se determinar condições sob as quais é possível obter uma convergência rápida no processo de captura e é obtida uma estimativa da frequência de entrada, utilizando um filtro de tipo Gaussiano para melhorar a adaptação do ganho. Os modelos matemáticos usados são os apresentados em (Al-Araji et al., 2006). São feitas simulações para avaliar os resultados teóricos.

Palavras-chave:Early Error Sensing Time Delay Tanlock Loop, filtro Gaussiano, ganho adaptativo, PLL digital, sincronismo, teorema do ponto fixo.

ABSTRACT

This paper proposes a solution to improve the performance of the first order Early Error Sensing (EES) Adaptive Time Delay Tanlock Loops (ATDTL) presented in (Al-Zaabi, Al-Qutayri e Al-Araji, 2005), regarding to frequency estimation and tracking time. The EES-ATDTL are phaselocked-loops (PLL) used to hardware implementations, due to their simple structure. Fixed-points theorems are used to determine conditions for rapid convergence of the estimation process and a estimative of the frecuency input is obtained with a Gaussian filter that improves the gain adaptation. The mathematical models are the presented by (Al-Araji, Al-Qutayri e Al-Zaabi, 2006). Simulations have been performed to evaluate the theoretical results.

Keywords: Early Error Sensing Time Delay Tan-lock Loop, Gaussian filter, adaptive gain, digital PLL, synchronism, fixed-point theorem.

1 INTRODUÇÃO

O estudo dos PLL analógicos vem sendo desenvolvido com diferentes perspectivas nos anos recentes, desde os trabalhos de Piqueira em (Piqueira, 1997), com enfoque nas respostas das diferentes arquiteturas para entradas de processo de fase diversos, e os métodos para o cálculo das taxas de falha de sincronização de Popken em (Popken, Kriedte, Bender e Luise, 1993), passando pela estimação do número crítico de nós escravos em uma rede de via única proposta por Monteiro em (Monteiro, Dos Santos e Piqueira, 2003), e pela determinação do sincronismo em redes mestre-escravo e mutuamente conectadas com e sem atraso em (Monteiro, Garcia e Piqueira, 2003), (Bueno, Rigon e Ferreira, 2010), (Bueno, Ferreira e Piqueira, 2010), (Bueno, Ferreira e Piqueira, 2009).

No caso dos PLL digitais, têm se estudado métodos de otimização, considerando redes de PLLs e a sua interconexão (Orsatti, Carareto e Piqueira, 2008), (Carareto, Orsatti e Piqueira, 2009). Também se têm analisado o ruído e a sincronização de redes de PLLs totalmente digitais (Vamvakos, Staszewski, Sheba e Waheed, 2006), (Akre and, Juillard, Galayko e Colinet, 2010).

Nas últimas três décadas, os PLL totalmente digitais têm recebido muita atenção devido, principalmente, às vantagens que eles oferecem em comparação aos PLL analógicos. Essas vantagens incluem melhor desempenho, maior velocidade e confiabilidade, tamanho reduzido e menor custo (Saleh R. Al-Araji e Al-Qutayri, 2006). Eles também são amplamente utilizados em sistemas de comunicações e em outras aplicações digitais (Best, 2003).

O presente estudo pretende ser uma contribuição no campo dos PLL digitais, otimizados para a sua implementação em hardware, fazendo uma análise de suas caraterísticas dinâmicas e propondo uma nova estrutura, capaz de melhorar a resposta transitória da malha.

Os Time Delay Tanlock Loop ou TDTL, apresentados em (Hussain, Boashash, Hassan-Ali e Al-Araji, 2001), são um tipo novo de PLL digital, amostrado não uniformemente, que utiliza um atraso constante, ao contrário dos Digital Tanlock Loop ou DTL apresentados em (Lindsey e Chie, 1981), que utilizam uma transformação de Hilbert (Lee e Un, 1982). Os TDTL apresentam uma melhora da faixa de captura e simplicidade para a sua implementação, quando comparados com os DTL, considerando a dificuldade para sintetizar em hardware o bloco de Hilbert.

No entanto, os TDTL não conservam a linearidade na saída do detector de fase, não sendo possível utilizar a teoria clássica dos sistemas lineares discretos na sua análise. Ao invés disso, utiliza-se a análise de mapas contrativos e pontos fixos, cujos teoremas, em versão resumida, encontram-se em (Osborne, 1980).

Na figura 1 é apresentado um TDTL com deteção rápida de frequência e ganho adaptativo, nomeado de EES-ATDTL (Al-Zaabi et al., 2005), com a idéia principal de se ajustar o ganho proporcional do filtro digital a um valor que garanta a sincronização caso a frequência de entrada, quando comparada com a frequência do relógio digital, esteja fora da faixa de captura.

A arquitetura proposta melhora o desempenho o EESATDTL em dois aspectos: o primeiro é no sentido de obter uma aproximação da frequência do sinal de entrada, e o segundo é de adaptar o ganho do filtro digital, não apenas para garantir sincronização, mas, também, para que essa seja mais rápida.

2 MODELO MATEMÁTICO

Para desenvolver o modelo matemático do EES-ATDTL mostrado na figura 1, a linha proposta em (Hussain et al., 2001) é utilizada.

O TDTL recebe em sua entrada um sinal senoidal y(t), contínuo no tempo:

sendo A a amplitude do sinal, ω₀ a frequência angular de oscilação de livre curso do relógio digital do TDTL e θ(t) o processo de fase, que depende da diferença de frequências entre o sinal de entrada e o sinal gerado pelo relógio (Δω = ω – ω₀) e de θ₀, que é a fase inicial.

O atraso τ produz uma desfasagem ψ do sinal x(t) em relação ao sinal y(t), igual a ωτ, tal que:

No k-ésimo instante de amostragem, os valores y(k) e x(k) são:

sendo θ(k) igual a θ[t(k)].

O intervalo de tempo entre os instantes de amostragem t(k) e t(k – 1) é uma função da saída do filtro digital dada por:

com T₀ sendo o período da oscilação de livre curso do oscilador local (T₀ = ),e c(i), a saída do filtro digital no i-ésimo instante de amostragem. Assumindo que t(0) = 0, o tempo total t(k) até o k-ésimo instante de amostragem é:

Substituindo a equação 7 nas equações 4 e 5, têm-se:

e

Definindo o erro de fase como:

pode-se expressar y(k) e x(k) como:

e

A partir das equações 2, 7 e 10, escreve-se:

com Λ₀ igual a 2π .

A equação 13 é o modelo matemático do TDTL.

A saída do detector de fase e(k) é obtida a partir do quociente dos sinais x(k) e y(k), usando a função¹ Tan^–1 :

sendo ƒ[α]= –π+{(α+π) modulo (2π)}, com |ƒ[α]| <π. A função característica do detector de fase pode ser expressa em termos da desfasagem nominal² (ψ₀

ω₀τ) e da frequência normalizada (W ), assim:

3 O TDTL DE 1ª ORDEM

No presente trabalho, analisa-se o TDTL de primeira ordem com entrada tipo degrau em frequência, logo o filtro digital D(z) é apenas um ganho G₁ assumido positivo e constante. Então, a partir da equação 13, obtém-se:

Já que é igual a ωG₁, pode-se definir K₁ como ω₀G₁, e com isso é, também, K₁/W .

A equação 16, pode ser expressa como um mapa ϕ g(ϕ), ϕ ∈ , tal que a função:

apresente um ponto fixo em ϕ_ss, que seja uma solução da equação 17, da seguinte forma (Wiggins, 1990):

A sequência {ϕ(k)} definida na equação 16 convergirá localmente a ϕ_ss (Osborne, 1980), quando k → ∞, se:

Sabendo que h_ψ(ϕ) é contínua e diferenciável no intervalo (–π, π) (Saleh R. Al-Araji e Al-Qutayri, 2006), pode-se garantir que g(ϕ_ss) também é contínua e diferenciável no mesmo intervalo.

Agora, a partir das equações 14 e 17, a saída do detector de fase no estado estacionário ess é dada por:

como |ƒ[·]| < π:

Da equação 20 pode-se obter:

com η igual a Λ₀/.

Definindo:

e

com tan^–1(·) contida no intervalo (–, ), tem-se:

sendo mπ o fator de correção devido à tan(·), tomada na equação 22.

Das equações 17, 19 e 24, obtém-se:

Das inequações 21 e 26, pode-se estabelecer a faixa de captura para o TDTL de primeira ordem em termos de K₁ e W:

que pode ser resolvida numericamente para diferentes valores de ψ₀, (Fig. 2).

O valor do erro de estado estacionário para o TDTL de 1ª ordem pode ser calculado a partir da equação 20, levando em conta o sinal de η (= Λ₀/). Segundo (Saleh R. Al-Araji e Al-Qutayri, 2006), o dito erro pode ser expresso como:

O funcionamento do EES-ATDTL, tal como proposto em (Al-Zaabi et al., 2005), apresentado na figura 1, pode ser entendido do seguinte modo: na figura 3, suponha que B é o ponto de operação inicial, com W =1 e K₁ =0, 5; escolhe-se o dito valor de K₁ para se garantir uma boa relação sinal-ruído segundo (Hussain e Boashash, 2001). Quando o sinal de entrada muda o ponto de operação para A (ou C), fora da faixa de captura, o TDTL não é capaz de seguir a frequência de entrada, sob tais condições uma máquina de estados finitos muda o ganho do filtro digital, mudando o ponto de operação para D (ou E), de modo que, com o novo ganho, o TDTL possa atingir o sincronismo.

4 ESTIMATIVA DE FREQUÊNCIA

Para se obter uma estimativa da frequência do sinal de entrada, toma-se como referência o trabalho de Al-araji em (Al-Zaabi et al., 2005) e (Saleh R. Al-Araji e Al-Qutayri, 2006), baseado no produto m(t) dos sinais y(t) e x(t). Então, das equações 1 e 3:

A equação 29 mostra que é possível filtrar o termo de frequência dupla, a fim de se obter uma estimativa da frequência de entrada ω, a partir da obtenção de cos(ψ), já que ω = ψ/τ.

Portanto, se escolhe um filtro passa baixas com frequência de corte ajustada para eliminar o termo de frequência dupla do produto m(t), de modo que a sua saída ƒ(t) seja propor-cional apenas a cos(ψ):

Restringe-se os valores de ψ ao intervalo (0, π) a fim garantir a invertibilidade da função cos(ψ), portanto:

ou

Das faixas de captura para o TDTL de 1ª ordem mostradas nas figuras 2 e 3, pode-se ver que as frequências admissíveis são menores que o dobro da frequência do oscilador local, isto é W > 0, 5. Portanto, a partir da equação 32 se pode estabelecer uma restrição para ψ₀:

Se a restrição 33 se cumprir, pode-se calcular a frequência , como uma aproximação da frequência de entrada ω, usando a equação 30:

A estimativa está sujeita ao tipo de resposta ao degrau do filtro passa baixas, o qual pode ser escolhido para satisfazer os requisitos de sobressinal e tempo de acomodação desejados. Nota-se a dependência de com o quadrado da amplitude A do sinal de entrada.

Na figura 4, podem ser vistas as saídas do estimador de frequência () baseadas num filtro Butterworth de 2ª ordem e num filtro Gaussiano.

Uma vez obtida a estimativa da frequência de entrada , deve-se definir um critério para adaptar o ganho do filtro digital para se obter um melhor desempenho. Na seção seguinte, propõe-se um critério de ganho para se obter convergência rápida.

5 CONVERGÊNCIA

Se a função definida na equação 16 representa um mapa contrativo ϕ g(ϕ), ϕ ∈ , então, existe uma constante L :0 < L< 1, tal que (Blum, 1972):

sendo que ϕ^* é um ponto fixo.

Portanto o erro, em cada interação é de primeira ordem, ou seja, depende linearmente do erro na interação anterior. No entanto, é possivel se obter uma convergência que dependa do quadrado do erro na interação anterior, mas para isso é preciso enunciar o seguinte teorema, cuja prova pode-se encontrar em (Ortega, 1990):

Teorema 1 Seja G : ⁿ→ ⁿ e suponha que:

1. G é contínuo e diferenciável no conjunto convexo D ⊂ ⁿ

2.

Então, para todo x; y ∈ D,

Supondo que lim_{m→ ∞}G(x_m) = x* e G' (x*) = 0;

Ou, para interações sucessivas:

Com γ escolhido de forma a satisfazer a equação 36.

A partir da equação 38, pode ser visto que a taxa de convergência diminui segundo o quadrado do erro no passo anterior (perto do ponto fixo o erro é inferior a um).

Então, para a equação 16 define-se o critério de ganho para convergeência rápida, como sendo aquele que estima o valor de satisfazendo a condição:

A condição 40 garante convergência ao ponto fixo.

Faixas de captura e curvas de convergência rápida para o TDTL de 1ª ordem, são mostradas na figura 5. Como exemplo, na figura 6 pode-se ver a resposta de um TDTL de 1ª ordem com ψ = π/2 em dois casos: no primeiro, figuras 6-(1) e 6-(2), com uma entrada tipo degrau degrau de frequência em W =1, 5 (frequência normalizada); no segundo, figuras 6-(3) e 6-(4), com W igual a 0,75. Em cada caso, três ganhos foram escolhidos, um deles calculado segundo a condição 40.

6 ESTIMATIVA DE GANHO

Como se observou na seção 4, é possível obter uma aproximação da frequência de entrada ω, para valores de ψ₀ no intervalo (0; π/2]. Na seção 5, estabeleceu-se o critério de ganho para se obter convergência rápida.

A estimativa de ganho proposta para o EES-ATDTL é, portanto, um mapa → G₁, que associa a cada frequência estimada , um ganho G₁, tal que a convergência ao ponto fixo seja proporcional ao quadrado do erro na interação anterior, o que é possível devido a que o ganho K₁ = ω₀G₁ é escolhido para satisfazer a condição 40.

Portanto, a convergência, assim obtida, é mais rápida em relação ao tempo de aquisição.

Na figura 7, é apresentada a estimativa de ganho proposta. O mapa ƒ(t) → é definido segundo a equação 34 e o ganho é calculado segundo a condição 40, sendo G₁ o ganho do filtro digital. Sempre que ocorrer uma mudança na frequência do sinal de entrada, a estimativa de ganho proposta mudará o ganho do filtro digital, no sentido de obter uma convergência rápida.

7 RESULTADO DAS SIMULAÇÕES

Para testar o desempenho do EES-ATDTL com estimação de frequência e convergência rápida, usa-se um sinal FSK (Frequency-shift keying) tal que as frequências de entrada normalizadas sejam W = {0, 76; 1; 1, 25; 1, 52}, com frequência angular central de livre curso ω₀ igual a 1 (rad/seg) e ψ₀ igual a π/2 rad.

Na figura 8 observa-se que, para K₁ =0, 5 os pontos a e b estão dentro da faixa de captura do TDTL, enquanto os pontos c e d estão fora. Os pontos a1, b1, c1, d1 correspondem ao ganho estimado para obter convergência rápida para essas frequências.

Sob tais condições, obtém-se a resposta de um TDTL de 1ª ordem com ganho K₁ fixo e igual a 0, 5. Esse ganho é escolhido para se obter uma boa relação sinal-ruído (Hussain e Boashash, 2001). Obtém-se, também, a resposta do EESTDTL com a estimação de frequência e a convergência rápida propostas. Os resultados obtidos, apresentados na figura 9, mostram que o EES-ATDTL tem uma resposta mais rápida em relação ao TDTL convencional.

8 CONCLUSÕES

É possivel obter uma estimativa da frequência de entrada a partir dos sinais x(t) e y(t), sempre que 0 < ψ₀< π/2. Também, é possível, fazendo uso dos teoremas de ponto fixo, calcular um ganho do filtro digital para cada frequência estimada, tal que a convergência ao ponto fixo seja mais rápida.

As simulações mostram que o EES-ATDTL proposto, com estimação de frequência e convergência rápida, oferece uma melhoria significativa no tempo de aquisição, quando comparado com o TDTL simples.

Com a arquitetura proposta, também é possível o aumento da robustez do TDTL, no sentido de tolerar degraus de frequência de maior amplitude, dado que a malha é capaz de adaptar o seu ganho à frequência de entrada.

Com as mesmas considerações apresentadas pode-se, também, ajustar o retardo τ para obter uma maior faixa de captura, por exemplo, para frequências W < 0, 6 (ver Fig. 2). Nesse caso, além da adaptação do ganho do filtro, pode-se chavear o atraso τ, para mudar o valor de ψ₀ entre duas desfasagens fixas, por exemplo π/2 e π/3.

Com os TDTL de 1ª ordem é possível obter sincronismo em frequência com erro de fase constante, não nulo. Entretanto, uma análise similar e com as mesmas considerações pode ser feita caso seja necessário sincronismo de fase e frequência, usando um TDTL de 2ª ordem, cuja característica principal é ter erro de fase nulo no estado estacionário.

AGRADECIMENTOS

Este trabalho foi desenvolvido no Laboratorio de Automação e Controle da Escola Politécnica da Universidade de São Paulo com o financiamento da CAPES, do CNPq e da FAPESP.

Artigo submetido em 06/12/2010 (Id.: 01229)

Revisado em 15/03/2011, 22/03/2011, 25/03/2011

Aceito sob recomendação do Editor Associado Prof. Daniel Coutinho

• Akre and, J., Juillard, J., Galayko, D. e Colinet, E. (2010). Synchronized state in networks of digital phase-locked loops, NEWCAS Conference (NEWCAS), 2010 8th IEEE International, pp. 89 92.
• Al-Araji, S., Al-Qutayri, M. e Al-Zaabi, A. (2006). Adaptive TDTL with enhanced performance using sample sensing technique, Circuits and Systems, 2006. ISCAS 2006. Proceedings. 2006 IEEE International Symposium on, p. 4 pp.
• Al-Zaabi, A., Al-Qutayri, M. e Al-Araji, S. (2005). Nonuniform sampling digital PLL with fast error correction technique, Electronics, Circuits and Systems, 2005. ICECS 2005. 12th IEEE International Conference on, pp. 14.
• Best, R. E. (2003). Phase-Locked Loops, Design, Simulations, and Applications, McGraw-Hill Book Company.
• Blum, E. K. (1972). Numerical Analysis and Computation Theory and Practice, Reading, Mass., Addison-Wesley Pub. Co.
• Bueno, A., Ferreira, A. A. e Piqueira, J. R. C. (2009). Fully connected PLL networks: How filter determines the number of nodes, Mathematical Problems in Engineering 2009: 13.
• Bueno, A., Ferreira, A. A. e Piqueira, J. R. C. (2010). Modeling and filtering double-frequency jitter in one-way master-slave chain networks, Circuits and Systems I: Regular Papers, IEEE Transactions on PP(99): 1 8.
• Bueno, A., Rigon, A. e Ferreira, A. (2010). Design constraints for third-order PLL nodes in master-slave clock distribution networks, Communications in Nonlinear Science and Numerical Simulation 15(9): 2565 2574.
• Carareto, R., Orsatti, F. M. e Piqueira, J. R. (2009). Reachability of the synchronous state in a mutually connected PLL network, AEU -International Journal of Electronics and Communications 63(11): 986 991.
• Hussain, Z. e Boashash, B. (2001). Statistical analysis of the time-delay digital tanlock loop in the presence of gaussian noise, Circuits and Systems, 2001. ISCAS 2001. The 2001 IEEE International Symposium on, Vol. 4, pp. 21 24 vol. 4.
• Hussain, Z., Boashash, B., Hassan-Ali, M. e Al-Araji, S. (2001). A time-delay digital tanlock loop, Signal Processing, IEEE Transactions on 49(8): 18081815.
• Lee, J. e Un, C. (1982). Performance analysis of digital tanlock loop, Communications, IEEE Transactions on 30(10): 23982411.
• Lindsey, W. e Chie, C. M. (1981). A survey of digital phaselocked loops, Proceedings of the IEEE 69(4): 410431.
• Monteiro, L., Dos Santos, V. e Piqueira, J. (2003). Estimating the critical number of slave nodes in a single-chain PLL network, Communications Letters, IEEE 7(9): 449 450.
• Monteiro, L., Garcia, P. e Piqueira, J. (2003). Sincronismo em redes mestre-escravo com atraso, SBA: Controle & Automação -Sociedade Brasileira de Automatica 14: 121 126.
• Orsatti, F., Carareto, R. e Piqueira, J. (2008). Mutually connected phase-locked loop networks: dynamical models and design parameters, IET Circuits, Devices & Systems 2(6): 495508.
• Ortega, J. M. (1990). Numerical Analysis: A Second Course, Philadelphia : Society for Industrial and Applied Mathematics.
• Osborne, H. (1980). Stability analysis of an nth power digital phase-locked looppart i: First-order DPLL, Communications, IEEE Transactions on 28(8): 13431354.
• Piqueira, J. R. C. (1997). Uma Contribução ao estudo das redes com malhas de sincronismo de fase, Universidade de São Paulo, Escola Politécnica. Tese Livre-Docência.
• Popken, L., Kriedte, W., Bender, O. e Luise, M. (1993). Synchronization failure rates in master-slave synchronized phase-locked loops, Aerospace and Electronic Systems, IEEE Transactions on 29(2): 328 335.
• Saleh R. Al-Araji, Z. M. H. e Al-Qutayri, M. A. (2006). Digital phase lock loops : architectures and applications, Springer, Dordrecht.
• Vamvakos, S. D., Staszewski, R. B., Sheba, M. e Waheed, K. (2006). Noise analysis of time-to-digital converter in all-digital PLLs, Design, Applications, Integration and Software, 2006 IEEE Dallas/CAS Workshop on, pp. 87 90.
• Wiggins, S. (1990). Introduction to Applied Nonlinear Dynamical Systems and Chaos, Springer-Verlag.

1

Diferentemente da função clássica tan

^–1 (·), que é definida apenas no intervalo (–

,

), a função Tan

^–1 (·) pode ser definida em todo o intervalo (0, 2π), dado que são conhecidos os sinais de

x(

k) e

y(

k), em cada instante de amostragem.

2

O deslocamento de fase nominal 10 é o atraso de fase medido em relação ao sinal gerado no relógio digital local, tal que

ψ =

ψ

₀ /

W .

Datas de Publicação

• Publicação nesta coleção
  26 Set 2011
• Data do Fascículo
  Ago 2011

Histórico

• Revisado
  25 Mar 2011
• Recebido
  06 Dez 2010